机译:纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
机译:22 - NM CMOS技术中静态逻辑门的漏电和短路功率降低的新电路级技术
机译:基于改进的SOI CMOS技术的电路技术可有效减少待机亚阈值泄漏
机译:使用MTCMOS技术降低全减法器的泄漏电流和功率
机译:一种新颖的动态功率截止技术(DPCT),用于降低深亚微米VLSI CMOS电路中的有源泄漏。
机译:用于无线供电的神经接口系统的薄膜柔性天线和硅CMOS整流器芯片的协同设计方法和晶圆级封装技术
机译:降低CMOS VLSI电路泄漏功率的不同低功耗设计技术的比较研究